|
内核与存储单元供电电路（S3C2410A对于片内的各个部件采用了独立的电源供给，内核采用1.8V供电，存储单元采用3.3V独立供电）：
JTAG标准通过边界扫描技术提供了对电路板上每一元件的功能、互联及相互间影响进行测试的方法，极大地方便了系统电路的调试。
测试接入端口TAP的管脚定义如下：
·TCK：专用的逻辑测试时钟，时钟上升沿按串行方式对测试指令、数据及控制信号进行移位操作，下降沿用于对输出信号移位操作；
·TMS：测试模式选择，在TCK上升沿有效的逻辑测试控制信号；
·TDI：测试数据输入，用于接收测试数据与测试指令；
·TDO：测试数据输出，用于测试数据的输出。
S3C2410A调试用JTAG接口电路：
3.2 SDRAM存储器
SDRAM被用来存放操作系统（从FLASH解压缩拷入）以及存放各类动态数据，采用SAMSUNG公司的K4S561632，它是4Mxl6bitx4bank的同步DRAM，容量为32MB。用2片K4S561632实现位扩展，使数据总线宽度达到 32bit，总容量达到64MB，将其地址空间映射在S3C2410A的bank6。
SDRAM 所有的输入和输出都与系统时钟CL K上升沿同步，由输入信号RA S、CA S、WE组合产生SDRAM 控制命令，其基本的控制命令如下：
SDRAM 在具体操作之前首先必须通过MRS命令设置模式寄存器，以便确定SDRAM 的列地址延迟、突发类型、突发长度等工作模式；再通过ACT命令激活对应地址的组，同时输入行地址；然后通过RD 或WR 命令输入列地址，将相应数据读出或写入对应的地址；操作完成后用PCH 命令或BT 命令中止读或写操作。在没有操作的时候，每隔一段时间必须用ARF命令刷新数据，防止数据丢失。
|
