|
1 BCM1250处理器
BCM1250是Broadcom公司开发的基于MIPS架构的双内核、高性能64位RISC微处理器，采用0.13μm CMOS工艺制造，860引脚BGA封装(42.5×42.5mm) ，最高主频1GHz。芯片集成了两个名为“SB-1”的内核(CPU0和CPU1) 。SB-1内核不仅实现了标准的MIPS64指令集架构，而且增加了MIPS-3D和MIPS-MDMX专用扩展指令。在1GHz时，两个内核具有4000MIPS或10Mpps的处理能力。
BCM1250是一种紧耦合共享内存对称式多处理器(SMP) 。SMP系统定义为通过一个公共高速总线，将多个相同的处理器与内存和I/O设备等一系列外围设备连接起来的系统。“对称”意味着每个处理器在访问共享内存和外围设备时，访问机制相同。所谓“紧耦合”是指各内核个体之间距离很近，并通过一个通用高速总线实现物理互连。这些内核通过公共高速总线共享一个全局内存模块(即共享内存) 以及诸多外围设备。
图1是BCM1250的内部结构框图。主要特点如下。
1.1 高性能双内核和大容量缓存
(1) 两个64位MIPS内核SB-1。每个内核能够在一个时钟周期发射4条指令。每个内核包含32KB 4路组关联指令缓存和32KB 4路组关联数据缓存，64位入口的全关联TLB(Translation Lookaside Buffer) 。
(2) 两个SB-1共享4路组关联二级高速缓存(L2 Cache) ，每路128KB，共512KB。与其它系统不同的是，内核与I/O DMA主设备共享这片缓存，就像缓存处于内核和SDRAM(内存) 之间，所有对内存的访问都在二级缓存中检验。并且，每路Cache可以单独设置为存储器模式，作为存储器使用，而且速度不变。
(3) 面向网络分组处理优化的片内公共高速总线Zbbus,256位(１个缓存线长cache line) 数据宽度，速率是ＣＰＵ主频的一半，将两个ＣＰＵ、Ｌ２ Cache、SDRAM控制器和I/O桥等连接起来。总线使用MESI协议以保证两个CPU、L2 Cache、内存和外部设备的数据的一致性。
(4) 两个内核之间可以通过指令(ll、lld、sc和scd指令) 和中断等方式进行通信。每个内核含有一个邮箱(mailbox) 寄存器。当一个内核通过Zbbus总线访问另一个内核的邮箱寄存器时，产生中断。
|
